1. <em id="a494g"></em>

      <rp id="a494g"></rp>
      <button id="a494g"><acronym id="a494g"></acronym></button>
      《電子技術應用》
      您所在的位置:首頁 > 通信與網絡 > 設計應用 > 12 V電源平面對DDR4信號的影響
      12 V電源平面對DDR4信號的影響
      2020年電子技術應用第8期
      林楷智,宗艷艷,孫 龍,田民政,馬駿馳
      浪潮電子信息產業股份有限公司,山東 濟南250101
      摘要: 隨著互聯網的高速發展,5G時代已經到來,數據的傳輸速率越來越高,對服務器板卡的研發是個新一輪的挑戰。內存的發展從DDR3到現在已經廣泛使用的DDR4,其工作電壓已降為1.2 V,而DDR4信號的上升沿及下降沿低至百皮秒量級。為確保數據的傳輸速率以及傳輸的準確性,DDR4傳輸線上的串擾不容忽視。以服務器項目中PCB主板的DDR4傳輸線為研究對象,首先設計不同的主板疊層模型,利用不同的疊層結構來控制DDR4所在信號層的遠端參考層,然后通過調用Sigrity工具仿真和實際測試分析不同疊層模型下的測試結果。結果顯示,遠端參考12 V電源平面會對DDR4信號造成超過幾十毫伏量級的串擾,而12 V電源層與信號層之間加入地層屏蔽后,串擾電壓顯著減小。
      中圖分類號: TN402
      文獻標識碼: A
      DOI:10.16157/j.issn.0258-7998.209804
      中文引用格式: 林楷智,宗艷艷,孫龍,等. 12 V電源平面對DDR4信號的影響[J].電子技術應用,2020,46(8):68-71,76.
      英文引用格式: Lin Kaizhi,Zong Yanyan,Sun Long,et al. Analysis of the effect of 12 V power plane on DDR4 signal[J]. Application of Electronic Technique,2020,46(8):68-71,76.
      Analysis of the effect of 12 V power plane on DDR4 signal
      Lin Kaizhi,Zong Yanyan,Sun Long,Tian Minzheng,Ma Junchi
      Inspur Electronic Information Industry Co.,Ltd.,Jinan 250101,China
      Abstract: With the rapid development of the Internet, the 5G era has arrived and the data transmission rate is getting higher, which is a new challenge to the server research. The memory development has upgraded from DDR3 to DDR4, its operating voltage has reduced to 1.2 V, and the rising edge of the DDR4 signal has dropped to 100 picoseconds. In order to ensure the transmission rate and accuracy of the signal, the crosstalk on the DDR4 transmission line cannot be ignored. This paper adopts the DDR4 transmission line on the motherboard of the server project. Firstly, different motherboard stack models have been designed, and different stackups are used to change the remote reference layer of DDR4. Then the experiment result under different stackups through simulation by Sigrity tools and actual testing has been analyzed. The result shows that the far reference to the 12 V power plane will cause crosstalk of more than tens of millivolts to the DDR4 signal. After adding the ground plane shield between the 12 V power layer and the signal layer, the crosstalk voltage is significantly reduced.
      Key words : DDR4;far reference plane;simulation analysis;stackup;Sigrity

      0 引言

          隨著互聯網的高速發展,近年來人工智能以及云服務成為互聯網主要熱門方向。信號的頻率以吉赫茲為單位,數據的傳輸速率要求越來越高,數據的存儲需要更大容量的內存,數據的處理需要計算能力更強的CPU、GPU,這對服務器研發來說是一個巨大的考驗。與傳統個人計算機不同的是,服務器具有更高的穩定性、更強的計算力、更強的擴展性、更強的協同工作能力等。這樣就對讀取和存儲數據的DDR總線提出了更高要求。

          存儲系統是高性能服務器的重要的數據存儲中心,對系統的性能有決定性的影響。為了滿足云計算的高帶寬數據讀取存儲的需求,DDR信號的主頻率不斷提高,信號的上升沿及下降沿的時間間隔越來越短,主板上同層并行的DDR傳輸線密度越來越大,DDR傳輸線與其他平面層間隔甚至要比同層走線的間隔要小很多。根據電磁場理論,當信號線的間距較小時會發生邊緣場的耦合,從而表現出一根信號線的能量耦合到鄰近信號線上的現象,業界將其稱之為串擾。串擾可能導致數據傳輸丟失和傳輸錯誤,或者更嚴重的電路誤觸發現象,此時服務器系統就無法正常工作。DDR4模塊作為服務器系統最重要的存儲部分,控制DDR4信號的串擾是至關重要的。

          因此,如何減小信號的串擾已經成為服務器研發的研究熱點。張海濤等人研究了高頻信號的回流和電源層的設計,結合仿真實驗給出減小串擾的疊層設計[1]。嚴錦榮等人研究了DDR4的碼間干擾以及串擾問題,提出了一種既定數據率下的通道誤碼率眼圖的求解方法,具有重要的實用價值[2]。王懷亮等人利用鏈路統計分析算法實現了DDR4數據誤碼率眼圖的預測,能夠快速有效地預測串擾對DQ數據誤碼率眼圖的影響[3]。周子翔等人詳細介紹了DDR4信號總線的信號完整性因素,包括DDR4的串擾,對DDR4的眼圖有很深刻的研究[4]??讘c亮等人從DDR4實際布局布線出發,介紹了DDR4布局布線方面的部分關鍵點及注意事項,對DDR4傳輸線的布局有很大幫助[5]。本文主要是用Cadence軟件研究當DDR4傳輸線遠端參考12 V電源平面層時,對DDR4傳輸線的影響。結果表明,當DDR4信號遠端直接參考12 V電源平面層時,會在DDR4傳輸線上產生超過10 mV的串擾噪聲;加地層屏蔽后,DDR4傳輸線上幾乎檢測不到串擾噪聲。




      本文詳細內容請下載:http://www.ktm-exteriors.com/resource/share/2000002948




      作者信息:

      林楷智,宗艷艷,孫  龍,田民政,馬駿馳

      (浪潮電子信息產業股份有限公司,山東 濟南250101)

      此內容為AET網站原創,未經授權禁止轉載。
      拼三张平台