1. <em id="a494g"></em>

      <rp id="a494g"></rp>
      <button id="a494g"><acronym id="a494g"></acronym></button>
      《電子技術應用》
      您所在的位置:首頁 > 電子元件 > 設計應用 > 基于硬件仿真器的PCIe接口驗證方法的研究和實現
      基于硬件仿真器的PCIe接口驗證方法的研究和實現
      2020年電子技術應用第8期
      郝 強
      上海高性能集成電路設計中心,上海201204
      摘要: PCIe接口是System on Chip (SoC)芯片上使用非常廣泛的一種高速接口。因此,在SoC芯片的Register Transfer Level(RTL)級設計開發階段,對PCIe接口設計的驗證顯得尤為重要,需要通過不同的驗證平臺保證PCIe接口設計的功能正確性和性能穩定性。對基于Cadence 硬件仿真器創建的PCIe接口驗證平臺的方法進行研究,并在某款SoC芯片上實現了該驗證流程。實踐表明,使用該方法能夠較快速地構建驗證平臺,提供較高的仿真測試性能,同時支持多種調試手段,有效地完成驗證目標。
      中圖分類號: TN47
      文獻標識碼: A
      DOI:10.16157/j.issn.0258-7998.209806
      中文引用格式: 郝強. 基于硬件仿真器的PCIe接口驗證方法的研究和實現[J].電子技術應用,2020,46(8):77-79.
      英文引用格式: Hao Qiang. Research and implementation of verification method for PCIe interface based on emulator[J]. Application of Electronic Technique,2020,46(8):77-79.
      Research and implementation of verification method for PCIe interface based on emulator
      Hao Qiang
      Shanghai Hi-Performance IC Design Center,Shanghai 201204,China
      Abstract: The PCIe interface is a kind of high-speed interface widely used on system on chip(SoC). In the register transfer level(RTL) design and development stage of the SoC, it is particularly important to verify the design of the PCIe interface. Different verification platforms are needed to ensure the functional correctness and performance stability of the design. This paper focuses on the method of PCIe interface verification platform based on Cadence emulator, and realizes the verification method with a chip. The practice shows that this method can quickly build the verification platform, provide high emulation performance, support a variety of debugging methods, and effectively complete the verification objectives.
      Key words : emulation;PCIe;integrated circuit verification

      0 引言

          隨著集成電路設計技術的不斷發展,SoC芯片的功能和性能得到極大的豐富和提升。其中,總線技術的發展起著重大的推動作用。PCIe總線作為系統總線的延伸,使得SoC芯片可以與外部高速設備相連,能夠完成多種應用功能擴展[1]。因此,PCIe總線接口成為SoC芯片設計中最為常用的外設接口之一。然而,PCIe總線協議相較于一般慢速的總線協議更為復雜,這就給PCIe接口設計的正確性帶了挑戰。為此,一般會尋求多種驗證方法和手段來力求全面地保證PCIe接口設計的正確性。綜合驗證平臺的高效性和驗證場景的多樣性考慮,采用基于Cadence硬件仿真器平臺的PCIe接口的驗證方法突出了開發周期短、運行速度快以及調試手段多的優勢,日益成為PCIe接口設計驗證最為重要的驗證方法之一。本文描述了基于Cadence硬件仿真器對某款SoC芯片的PCIe接口設計進行驗證的實現方法和驗證環境的創建流程,用以滿足該設計的驗證需求。




      本文詳細內容請下載:http://www.ktm-exteriors.com/resource/share/2000002953




      作者信息:

      郝  強

      (上海高性能集成電路設計中心,上海201204)

      此內容為AET網站原創,未經授權禁止轉載。
      拼三张平台